• <acronym id="dtmhm"><strong id="dtmhm"></strong></acronym>

    1. <acronym id="dtmhm"><strong id="dtmhm"></strong></acronym>

      1. 【轉載】深入了解汽車系統級芯片SoC連載之一:汽車系統級芯片概覽及AEC-Q100車規

        2022-03-04 20:39:05 52

        本文轉自公眾號:佐思汽車研究
        本文作者:周彥武

        如有侵權,請聯系刪除!


        SoC,系統級芯片,汽車系統級SoC主要面向兩個領域,一是座艙,二是智能駕駛,這兩者的界限現在正變得越來越模糊。隨著汽車電子架構的演進,新出現了網關SoC,典型代表NXP的S32G274A。通常網關SoC不需要太強算力,不過S32G274A有4個Cortex-A53內核,達到低端座艙的水準。


        英偉達Orin的內部框架圖

        image.png

        Orin是一個典型的智能駕駛SoC,包含存儲管理、外圍、CPU、GPU和加速器。CPU、GPU、AI加速器以及連接子系統的總線或片上網絡(NoC)是SoC的核心,因此本連載將對應這四個部分分四個章節帶大家深入了解汽車SoC。


        1.1 汽車SoC定義

        廣義而言,汽車領域算力稍強(2K DMIPS以上)的MCU都可算是SoC。


        平均每輛車23個SoC

        image.png

        上圖是SoC IP供應商Arteris 的IPO材料,Arteris認為平均每輛車有23個SoC。


        一個典型的SoC結構包括以下部分:

        至少一個微處理器(MPU)或數字信號處理器(DSP),但也可以有多個處理器內核;

        存儲器可以是RAM、ROM、EEPROM和閃存中的一種或多種;

        用于提供時間脈沖信號的振蕩器和鎖相環電路;

        由計數器和計時器、電源電路組成的外設;

        不同標準的連線接口,如USB、火線、以太網、通用異步收發和序列周邊接口等;

        電壓調理電路及穩壓器。


        1.2 SoC設計流程

        SoC設計流程

        image.png

        一個完整的系統級芯片由硬件和軟件兩部分組成,其中軟件用于控制硬件部分的微控制器、微處理器或數字信號處理器內核,以及外部設備和接口。系統級芯片的設計流程主要是其硬件和軟件的協同設計。

        由于系統級芯片的集成度越來越高,設計工程師必須盡可能采取可復用的設計思路?,F今大部分SoC都使用預定義的IP核(包括軟核、硬核和固核),以可復用設計的方式來完成快速設計。在軟件開發方面,協議棧是一個重要的概念,它用來驅動USB等行業標準接口。在硬件設計方面,設計人員通常使用EDA工具將已經設計好(或者購買)的IP核連接在一起,在一個集成開發環境(IDE)下集成各種子功能模塊。

        芯片設計在被送到晶圓廠進行流片生產之前,設計人員會采取不同方式對其邏輯功能進行驗證。仿真與驗證是SoC設計流程中最復雜、最耗時的環節,約占整個芯片開發周期的50%~80% ,采用先進的設計與仿真驗證方法已成為SoC設計成功的關鍵。


        1.3 車規認證之AEC-Q100

        汽車電子委員會(AEC- Automotive Electronics Council)由克萊斯勒(Chrysler) 、福特(Ford) 和通用汽車公司(General Motors)成立,旨在制定電氣元件的通用質量標準。第一版AEC標準是1994年推出的,100針對集成電路,101針對分離元件,102針對光電元件,104針對MCM模塊,200針對被動元件。

        AEC-Q100標準地位

        image.png


        AEC-Q100是使用最廣泛最基礎的車規級標準,幾乎是強制性的標準,功能安全不是強制性標準,只是建議性標準。


        AEC-Q100環境運行溫度范圍標準

        image.png

        溫度范圍是AEC-Q100核心標準之一。


        AEC-Q100 關鍵測試類別包括:

        1) AcceleratedEnvironment Stress (加速環境壓力)

        2) Accelerate LifetimeSimulation (加速壽命仿真)

        3) Packaging/Assembly (封裝/組裝)

        4) Die Fabrication (芯片制程)

        5) ElectricalVerification (電氣驗證)

        6) Defect Screening (不良品篩選)

        7) Cavity PackageIntegrity (腔體封裝完整性)


        1.4 AEC-Q100測試流程及說明

        AEC-Q100認證流程

        image.png

        AEC-Q100環境壓力測試

        image.png

        AEC-Q100加速壽命模擬測試

        image.png

        AEC-Q100認證流程封裝完整性測試

        image.png


        最有意思的是D,沒有測試標準和方法,主要是芯片制造領域的測試,可能是因為芯片制造領域變化太快或其他因素,因此AEC-Q100只提出了測試項,分別是電遷移即EM、經介質擊穿TDDB、熱載流子注入HCI、負偏壓溫度不穩定性NBTI、壓力遷移SM。測試標準和方法是空白,AEC委員會附加說明The data, test method, calculations and internal criteria should beavailable to the user upon request for new technologies.意思就是用戶看著辦吧。

        AEC-Q100電特性測試

        image.png

        AEC-Q100 F與G組測試

        image.png

        本文轉自公眾號:佐思汽車研究
        本文作者:周彥武

        如有侵權,請聯系刪除!


        特大黑人与亚洲娇小,国产a级理论片无码老男人,国产高清无套内谢,a√无码亚洲不卡播放网站